"삼성·SK하이닉스 잡는다"… 中 CXMT, 차세대 '4F² DRAM' 핵심 진전 발표

미국의 고강도 첨단 반도체 장비 수출 통제 속에서도 메모리 자립을 가속하고 있는 중국 최대 D램 제조사 창신메모리(CXMT)가 글로벌 메모리 1·2위인 삼성전자와 SK하이닉스가 차세대 기술로 개발 중인 신개념 D램 셀 구조에서 중대한 기술적 돌파구를 마련했다고 선언했다.
기존 상용 메모리의 물리적 한계로 꼽히던 '6F²(제곱)' 평면형 구조를 넘어, 수직 채널 트랜지스터를 적용해 칩 집적도를 대폭 끌어올린 '4F²' 아키텍처를 기반으로 연내 차세대 엔터프라이즈 서버용 메모리 제품을 선보이겠다는 구상이다.

10월 12일(현지시각) 홍콩 영자 일간지 사우스차이나모닝포스트(SCMP) 보도에 따르면, 차오칸위(Chao Kanyu) CXMT 사장은 지난 주말 상하이에서 개최된 반도체 산업 포럼 기조연설을 통해 회사가 독자 개발한 4F² 아키텍처 기반 D램 기술에서 "핵심적인 진전(Key Progress)"을 달성했다고 발표했다.


D램 미세화의 핵심 척도인 셀 면적에서 'F'는 반도체 리소그래피 공정의 최소 선폭(Feature size)을 의미한다.
현재 상용화된 거의 모든 D램은 1개 셀이 '6F²'의 면적을 차지하지만, 4F² 구조를 채택하면 셀 면적이 약 30% 이상 줄어들어 동일한 웨이퍼 크기에서 생산할 수 있는 비트(Bit) 밀도가 비약적으로 증가한다.

그러나 4F² 구현을 위해서는 트랜지스터 채널을 기존 수평(Horizontal) 방식에서 수직(Vertical) 기둥 형태로 세워야 하므로 극도로 까다로운 공정 난도가 수반된다.

현재 SK하이닉스는 2025년 4F² 로드맵을 공개한 상태이며, 삼성전자는 오는 2028년까지 10나노미터(1c/1d) 이하 선단 D램 공정에 4F² 신설계를 도입해 대량 양산한다는 계획을 추진 중이다.

CXMT는 자사 4F² 기술의 핵심으로 독자 개발한 '수직 서라운딩 게이트(VSG, Vertical Surrounding Gate)' 트랜지스터를 내세웠다.
채널을 3차원 수직 원통형으로 세우고 게이트가 채널 전체를 둘러싸도록 설계해 미세화 과정에서 치명적인 누설 전류(Leakage current) 문제를 효과적으로 통제하면서 단위 면적을 획기적으로 줄였다는 설명이다.

회사 측은 기존 제조 라인의 레거시 공정을 그대로 적용할 수 없어 전 공정을 새롭게 재설계해 성능 대비 수율(Output ratio)을 최적화했다고 덧붙였다.


CXMT는 이 차세대 아키텍처를 통합한 고성능 엔터프라이즈 서버용 차세대 DDR5 RDIMM(Registered DIMM) 모듈을 2026년 말까지 공식 출시하겠다고 밝혔다.
다만 구체적인 동작 속도나 동작 전압 등 세부 사양은 공개하지 않았다.

서버용 D램은 24시간 무중단 가동 환경과 가혹한 전압 변동을 견뎌야 하며, 인텔·AMD 등 글로벌 주요 CPU 제조사 및 마더보드와의 수백 가지 엄격한 호환성·신뢰성 테스트를 통과해야 한다.

따라서 CXMT가 소비자용(PC·모바일)을 넘어 고부가가치 서버 시장에 안착할 수 있을지가 이번 기술의 실질적인 상용화 성패를 가를 시험대가 될 전망이다.


2016년 설립 이후 정부의 막대한 펀딩을 등에 업고 성장한 안후이성 허페이 소재의 CXMT는 지난 7월 상하이 증권거래소 과학기술혁신판(스타마켓)에 성공적으로 상장한 이후 기술 독립 행보를 과시하고 있다.

회사는 지난달 5세대 D램 제조 플랫폼인 'G5(17~18나노급 추정)'의 양산 돌입을 발표하며 글로벌 선두권과의 공정 격차를 1~2세대로 좁힌 데 이어, 4F² 관련해서도 설립 초기부터 선행 연구를 지속해 국내외 경쟁사를 웃도는 300개 이상의 특허 패밀리를 구축했다고 주장했다.

미국의 극자외선(EUV) 노광장비 반입 차단으로 미세 패터닝 한계에 부딪힌 중국 메모리 업계가 3차원 수직 구조 혁신을 통해 선도 기업들과의 물리적 집적도 격차를 극복하려는 승부수를 띄우고 있다.


신경원 글로벌이코노믹 기자 shincm@g-enews.com