[실리콘 디코드] TSMC, 첨단 반도체 값 10% 인상 추진…AI·HPC 수요 폭증 속 '슈퍼 을' 지위 굳히기

인공지능(AI)과 고성능 컴퓨팅(HPC) 시대가 본격화되면서 전 세계 반도체 시장의 '슈퍼 을'(乙)로 불리는 TSMC가 첨단 공정 웨이퍼 값 올리기를 단행할 전망이다.
2일(현지시각) 대만 경제 일보, WCCF테크 등 외신 보도를 종합하면, TSMC는 2026년 공급 계약 협상에서 첨단 칩 값을 최대 10%까지 올리는 방안을 추진하고 있다. 이는 AI 붐과 모바일 기기 교체 주기가 맞물려 반도체 수요가 전례 없는 최고치에 도달했기 때문이다.

현재 TSMC는 3나노, 5나노를 포함한 모든 첨단 칩 생산 공정의 가동률이 100%에 달하는 '풀가동' 상태다. 칩 수요를 채우는 핵심 기업으로서 국제 시장의 주목을 받고 있다. 이번 값 올리기는 칩 제조사(파운드리)의 비용 압박 증가와 시장 지배력 강화라는 이중적 요인 때문에 비롯된 것으로 분석된다. 특히 HPC 분야 고객 주문 비중이 폭발적으로 늘면서 전통 주력 시장이었던 모바일 부문을 넘어섰고, 이로 인해 첨단 공정에서 심각한 생산 병목 현상이 초래된 점이 가장 큰 배경으로 지목된다.

TSMC는 특히 2026년부터 3nm 및 5nm 공정 값을 5%에서 10% 수준으로 올릴 계획이며, 앞으로 나올 2nm 공정에서도 이러한 추세는 이어질 것으로 보인다.

TSMC가 첨단 공정 값 올리기를 강하게 추진하는 근본 원인은 공급 부족과 수요 폭증에 따른 시장 불균형이다. 그동안 TSMC 주문에서 가장 큰 비중을 차지했던 것은 스마트폰 등 모바일 칩이었다. 그러나 최근 몇 년 사이 인공지능 서버, 데이터 센터용 프로세서 등 고성능 컴퓨팅(HPC)용 칩 수요가 기하급수적으로 늘면서 주문 구조가 완전히 바뀌었다.

외신은 "2026년으로 접어들면서 TSMC는 첨단 칩 공정에서 대규모 생산 병목 현상에 직면하고 있다. 이는 주로 HPC 고객이 이 회사 주문에서 더 큰 비중을 차지하고 있기 때문이며, 전통적으로 이는 모바일 부문이 지배했다"고 분석했다.

이처럼 HPC 고객의 막대한 수요는 이미 TSMC의 생산 능력을 한계치까지 밀어붙이고 있다. 이미 3나노 및 5나노 공정 가동률이 100%라는 것은 더 이상의 물량을 소화하기 어렵다는 뜻이다. 이러한 공급자 우위 시장에서 TSMC는 협상력을 극대화한다. TSMC는 오랫동안 고객과의 장기적인 파트너십을 존중해 왔기에 값 올리기 소문에 대해 신중하게 대응해 왔으며, 개별 노드에 대한 값 올리기 폭도 수년 동안 지나치게 공격적이지는 않았다.

그럼에도 이번에는 전례 없는 수준의 값 올리기를 예고하고 있다. 외신은 "TSMC는 존중하는 관계(respectable relationships)로 알려져 있으며, 이것이 바로 10% 값 올리기조차도 적당한 수준(modest one)으로 간주되는 이유"라고 덧붙여 TSMC의 시장 지배력을 간접 시사했다.
특히 애플, AMD, 엔비디아, 인텔 등 TSMC의 주요 고객 대다수가 다른 파운드리가 부족해 이번 값 올리기를 받아들일 수밖에 없는 처지에 놓여 있다. 따라서 TSMC의 가격 결정권은 앞으로 2~3년 동안 더욱 강해질 전망이다.

TSMC가 값 올리기 카드를 꺼내든 다른 주요 동기는 해외 공장 건설에 따른 막대한 비용 증가다. TSMC는 최근 지정학적 위험 분산 및 주요 고객국 요구에 따라 미국과 일본 등 해외 시설에 대규모 투자를 단행하고 있다. 특히 미국 애리조나와 일본 구마모토에 첨단 반도체 공장(팹)을 건설하면서 투자 지출이 해마다 급격하게 늘었다.

이러한 해외 투자는 생산 능력을 넓히는 동시에 막대한 초기 비용을 수반한다. 결과적으로 이 증가된 비용 부담 일부가 값 올리기를 통해 고객들에게 전가되는 모양새다. 외신은 "TSMC는 미국과 일본과 같은 해외 시설에 막대한 투자를 하고 있으며, 이로 인해 수년에 걸쳐 지출이 크게 증가했다"고 밝혔다.

이 외에도 첨단 장비인 ASML의 초정밀 EUV(극자외선 노광장비) 설비 한 대에 약 5000억 원에 달하는 구매 비용 등 고정비 증가와 환율, 관세 위험 또한 값 올리기의 핵심 배경으로 작용한다.
이러한 처지는 TSMC의 시장 내 입지를 더욱 굳건하게 한다. 현재 반도체 파운드리 시장에서 다른 경쟁사들의 경쟁 강도가 TSMC를 위협할 만큼 공격적이지 않다. 이는 곧 값 협상에서 TSMC가 고객에 대하여 강력한 우위를 점하고 있음을 뜻한다.


TSMC의 첨단 공정 가격 인상 계획에 따라, 차세대 2나노 웨이퍼 값은 기존 3나노보다 50% 이상 오를 것으로 예측된다.

이미 TSMC의 3nm 칩 위탁생산 비용이 16%에서 24%까지 오른 사례가 보고된 바 있어, 이번 인상 폭은 전례 없는 수준으로 평가된다. 이에 따라 퀄컴, 미디어텍 등 주요 고객사의 수익성 악화는 피하기 어려우며, 일부 고객사는 삼성 파운드리로의 이원화(듀얼 소싱)를 고려할 가능성도 제기된다.

TSMC의 값 올리기 움직임은 파운드리 시장 경쟁 구도에도 영향을 미칠 전망이다. TSMC가 3나노, 5나노 등 주력 공정 값을 올리면서, 경쟁사인 삼성전자와 일본의 라피더스 등은 첨단 기술 경쟁을 더욱 가속화할 것으로 보인다.


박정한 글로벌이코노믹 기자 park@g-enews.com