[실리콘 디코드] TSMC 병목이 만든 '기묘한 동거'…팹리스, 인텔 패키징 택했다

글로벌 반도체 패권 경쟁의 최전선에서 예기치 못한 '공급망의 역설'이 발생하고 있다. 전 세계 AI(인공지능) 칩 수요가 폭발하면서 파운드리(반도체 위탁생산) 절대 강자 대만 TSMC의 최첨단 패키징 공정인 'CoWoS(Chip on Wafer on Substrate)' 생산능력(CAPA)이 물리적 한계에 봉착했기 때문이다. 선두 AI 칩 기업들이 TSMC의 패키징 라인을 독점하다시피 하면서, 차순위 기업들이 생존을 위해 경쟁자인 인텔의 문을 두드리는 기현상이 벌어지고 있다. 시장에서는 이를 두고 TSMC의 공급 병목이 만들어낸 '낙수 효과'이자, 인텔에는 파운드리 시장 진입을 위한 마지막 '골든타임'이 열렸다는 분석이 나오고 있다.
24일(현지시각) 디지타임스 등 외신과 반도체 업계에 따르면, TSMC의 CoWoS 생산 라인은 현재 극심한 공급 부족(Shortage) 상태다. 클라우드 AI 칩에 대한 시장의 투자가 급증하면서 수요가 공급을 압도한 탓이다. TSMC의 지난 분기 고성능 컴퓨팅(HPC) 관련 매출이 전 분기 대비 거의 성장이 없었던 점은 시사하는 바가 크다. 이는 수요가 줄어서가 아니라, 이미 가동률이 100%에 도달해 더 이상 찍어낼 물량이 없다는 '생산 한계'를 방증하는 지표다. TSMC를 지원하는 테스트 협력사들조차 밀려드는 주문을 처리하느라 비명에 가까운 풀가동 체제를 유지하고 있다.


이러한 수급 불균형은 반도체 팹리스(설계 전문) 업계의 지형도를 바꾸고 있다. 압도적인 자본력과 물량을 앞세운 선두 AI 칩 기업들만이 TSMC의 CoWoS 용량을 대량으로 선점할 수 있는 상황에서, 주문형 반도체(ASIC) 제조사와 2군(Second-tier) AI 칩 기업들은 물량 확보에 실패하며 고사 위기에 몰렸다.

이 틈새를 파고든 것이 바로 인텔의 독자 패키징 기술인 'EMIB(Embedded Multi-die Interconnect Bridge)'다. 업계에서는 현재 인텔의 EMIB 공정이 TSMC의 병목 현상을 타개할 가장 유력한, 어쩌면 유일한 대안으로 급부상했다고 평가한다. 이미 마벨(Marvell)과 미디어텍(MediaTek) 같은 거대 팹리스 기업들이 '전공정 웨이퍼 제조는 TSMC에서, 후공정 패키징은 인텔에서’ 진행하는 이원화된 비즈니스 모델을 시도 중이라는 루머가 파다하다. 이는 경쟁 관계인 파운드리 간의 경계가 고객사의 필요에 의해 허물어지고 있음을 보여주는 상징적인 장면이다.
시장조사기관과 전문가들은 인텔 EMIB가 단순한 대안을 넘어 기술적, 경제적 합리성을 갖췄다고 분석한다. EMIB는 TSMC의 CoWoS 대비 상대적으로 가격이 저렴하면서도, 발열 제어(Thermal performance) 면에서 우수한 성능을 보인다. 굳이 최고 사양의 기술적 스펙이 필요하지 않은 제품군, 특히 가성비가 중요한 2군 AI 칩이나 ASIC 제품에는 EMIB가 오히려 더 효율적인 선택지가 될 수 있다는 것이다.

일각에서는 EMIB의 탄생 배경을 두고 인텔의 웨이퍼 레벨 회로 설계 능력의 부족함을 만회하기 위해, 연산 부담의 일부를 기판(Substrate)으로 전가하는 과정에서 고안된 기술이라 평가절하하기도 했다. 하지만 역설적으로 이러한 기술적 특성은 현재 성숙 단계(Mature technology)에 진입해 실제 양산 실적을 쌓아가고 있다. 설계부터 양산까지 속도전이 필요한 긴급 프로젝트(Urgent Tier-2 projects)에서 EMIB는 검증된 솔루션으로서 그 가치를 입증하고 있다.


지정학적 요인과 미국의 '자국 내 생산(Domestic production)' 요구 또한 인텔에 힘을 실어주고 있다. 애플과 퀄컴 등 미국을 대표하는 빅테크 기업들이 최근 채용 공고에 'EMIB 관련 경험'을 우대 요건으로 추가한 것은 이러한 기류를 명확히 보여준다.
애플과 퀄컴의 클라우드 AI 칩 전략을 뜯어보면, 반드시 고비용 구조인 TSMC의 CoWoS를 고집할 이유가 없다. 비용 대비 성능을 중시하는 이들 기업 입장에서 EMIB는 충분히 매력적인 카드다. 무엇보다 TSMC가 미국 애리조나에 짓고 있는 팹(Fab)은 전공정 웨이퍼 생산 능력만 갖추고 있을 뿐, 후공정 시설은 전무하다는 점이 치명적이다. 애리조나에서 생산된 웨이퍼를 패키징하기 위해 다시 대만으로 보내야 하는 비효율적인 물류 구조는 '완전한 미국 내 생산'을 요구하는 고객사들의 니즈를 충족시키지 못한다. 반면 인텔은 미국 본토 내에서 패키징까지 완결할 수 있는 공급망을 갖추고 있어, 이러한 '로컬 제조 요건'을 충족하는 데 독보적인 우위를 점하고 있다.


'전공정 TSMC, 후공정 인텔'이라는 하이브리드 모델은 기술적 난이도와 기업 간 조율이라는 난관에도 불구하고 점차 확산하는 추세다. 인텔 파운드리 서비스(IFS) 입장에서 이는 자존심을 굽히고 실리를 취하는 고육지책이자 영리한 전략이다. 아직 선두 팹리스 기업들의 전공정 물량을 수주할 경쟁력이 부족한 상황에서, 진입 장벽이 상대적으로 낮은 후공정(첨단 패키징)을 미끼로 AI 칩 공급망 생태계에 발을 들여놓을 수 있기 때문이다.

하지만 냉정하게 보면 인텔에 주어진 시간은 무한하지 않다. 현재의 CoWoS 공급 부족 사태는 TSMC의 설비 증설이 완료되면 해소될 일시적인 현상일 수 있다. 인텔이 이 '기회의 창(Window of opportunity)'이 열려 있는 동안 확실한 프로젝트 수주 실적과 신뢰를 쌓지 못한다면, 향후 대안 패키징 물량은 앰코(Amkor), ASE, SPIL 등 전통적인 OSAT(반도체 외주 조립 및 테스트) 강자들에게 고스란히 넘어갈 공산이 크다. 인텔이 지금 2.5D EMIB와 3D 포베로스(Foveros) 패키징 기술을 통해 장기 수주 물량을 확보하기 위해 사활을 거는 이유다.

미디어텍은 이번 ASIC 관련 비즈니스와 기술적 협력설에 대해 "공식적인 논평을 하지 않겠다"며 침묵을 지켰다. 그러나 업계에서는 그 침묵을 긍정의 신호로 해석하고 있다. 1위 사업자의 공급 한계와 2위 사업자의 절박함, 그리고 고객사들의 공급망 다변화 욕구가 맞물리며 반도체 후공정 시장의 판도는 이미 요동치고 있다.

박정한 글로벌이코노믹 기자 park@g-enews.com