[실리콘 디코드] TSMC, 1.4나노에 490억 달러 집중 투자…11월 5일 'AI 칩 허브' 첫 삽

세계 파운드리 1위 기업인 TSMC가 1.4나노(nm) 초미세 공정 로드맵을 가속화하며 대만 내 대규모 증설에 나선다. '타이중 6단계(Taichung Phase VI)'로 이름 붙은 이번 프로젝트는 총 490억 달러(약 70조 원)라는 막대한 자금을 투입, 차세대 AI(인공지능)와 고성능 컴퓨팅(HPC) 칩 생산을 위한 국제적 중심지를 구축한다는 야심 찬 계획이다.
23일(현지시각) 이코노믹 타임스, 공상시보 등 대만 현지 매체 보도를 종합하면, TSMC는 오는 11월 5일 대만 타이중에 있는 중부 타이완 과학단지에서 4개의 신규 팹 착공식을 거행한다. 이번에 착공하는 4개의 팹은 각각 독립 생산 구역으로 설계하고, 'Fab 28D–G'로 이름 붙일 예정이다. 착공식에는 TSMC의 류더인(劉德音) 회장, 대만 경제부의 왕메이화 장관, 루슈옌 타이중 시장이 참석할 예정이다.

타이중시 정부는 TSMC의 신규 단지 조성을 위해 산업용 전력 1.8GW 규모 증설과 허우리구(后里區)와 다야구(大雅區)의 교통 개선 사업(3년간 180억 대만달러 투자)을 확정했다.

이 4개의 팹은 당초 계획과 달리 모두 1.4나노 공정 전용으로 건설한다. TSMC는 당초 이 부지에 1.4나노 팹 3개와 1.0나노 팹 3개를 함께 건설할 예정이었으나, 최근 AI와 HPC 수요 폭증에 따라 1.4나노 공정으로 집중 전환했다. 타이중의 생산 능력을 1.4나노 기술 노드에 전적으로 집중하겠다는 전략적 판단이다.
대만 중앙과학원 통계에 따르면, 중부 지역은 첨단 반도체 생산에 필요한 전력, 수자원, 숙련된 인력 등 기반 시설이 안정돼 대규모 건설 타당성이 확인됐다. 계획이 변경되면서 당초 논의했던 1.0나노 공정 생산 시설은 앞으로 남부 사룬 과학단지에서 따로 구현할 것으로 보인다.

생산 일정은 2027년 말 예비 위험 생산(risk start)을 거쳐 2028년 상반기 본격적인 양산에 돌입하는 것이 목표다. 직간접 고용 포함 최대 1만개의 신규 일자리를 창출할 전망이다.

현지 정부는 타이중 신규 공장이 가동하면, 연간 최대 159억 달러(약 22조7800억 원)의 수익을 창출할 것으로 기대하고 있다. 이는 타이중 지역 전체 GDP의 6% 이상을 끌어올리는 효과를 낼 것으로 예상된다. 에너지 확보를 위해 타이중시 정부와 대만전력공사는 태양광과 LNG 복합 에너지 공급 체계도 구축 중이다.

해당 부지를 명실상부한 국제 AI와 HPC 칩 제조의 핵심 기지로 만들려는 TSMC의 포석으로 풀이된다. 디지타임스(DIGITIMES)에 따르면 1.4나노(N1.4) 제품은 주로 AI 가속기, HPC 프로세서, 그리고 엔비디아, 화웨이, AMD 등의 맞춤형 서버용 AI 칩 생산에 특화된 노드로 분류된다.

총생산 능력은 월 웨이퍼 12만 장 수준으로, 이는 2나노(N2) 노드 대비 약 1.7배에 이르는 규모다. 주요 고객사로는 애플, 엔비디아, AMD를 비롯해 미디어텍, 브로드컴 등이 예측된다.

특히 주목할 점은 TSMC의 리소그래피 기술 선택이다. TSMC는 1.4나노 공정에서도 차세대 기술로 꼽는 '고NA(High-NA) EUV' 장비를 도입하는 대신, 기존에 입증한 0.33 NA(개구수) EUV (고효율 EUV) 기술을 고수하기로 했다.

High-NA 전환 시점은 2029년 이후로 미루고, 0.33 NA EUV 장비와 더 복잡한 멀티 패터닝 공정을 결합해 1.4나노의 기술적 난제를 해결한다는 방침이다. 고NA EUV 장비의 높은 비용 구조와 아직 무르익지 않은 공정 성숙도 등을 고려한, 수익성과 공정 안정성을 우선하는 보수적 접근으로 풀이된다.
고NA EUV를 당장 도입하지 않는데도, 신규 팹 가동에 필요한 EUV 시스템 수요는 폭발적으로 증가할 전망이다. 총 장비 투자비 약 200억 달러(약 28조 원) 중, 2027년에만 타이중 신규 팹 4곳을 위해 ASML의 EUV 시스템만 약 30대 이상( 총 15억~18억 달러 규모)을 조달할 예정이다. 또한 3나노와 2나노 라인의 제조 자산을 재활용해 비용 절감도 추진한다.

기술적인 1.4나노(N1.4) 공정은 2세대 핀플렉스(FinFlex) 구조와 게이트 올 어라운드(GAA) 전환 단계를 핵심 기술로 한다. 트랜지스터 밀도는 제곱밀리미터당 약 3억5000만 개(350MTr/mm²)로, N2 공정 대비 18%가량 향상할 것으로 예상된다. 성능 목표치는 동일 전력 기준 약 12% 성능 향상, 또는 동일 성능 기준 약 26%의 전력 절감이다. N2 노드 대비 약 15~20% 향상한 전력 효율 수치다.


TSMC의 이번 대규모 투자는 인텔, 삼성전자 등 경쟁사들의 거센 추격 속에서 이루어졌다. 인텔은 미국 애리조나에서 18A(1.8나노급) 공장을 건설 중이며, AI 클라우드용 대형 CPU와 GPU 패키징 결합을 TSMC의 주요 경쟁축으로 삼고 있다. 삼성전자는 2026년 가동 목표인 화성 라인의 2나노 GAA 공정에 고NA EUV 도입을 선제적으로 시도하며 기술 주도권 확보에 나섰다.

최근 엔비디아와 소프트뱅크가 인텔의 공정 개발을 가속화하기 위해 인텔에 투자한 것 역시 TSMC에는 간과할 수 없는 시장 신호로 작용했다. 경쟁사들의 공세에 TSMC가 '응답'한 셈이다.

TSMC는 고성능 프로세서 시장의 기술 리더십을 유지하기 위해 1.4나노 공정 생산을 자국인 대만에 집중하는 명확한 전략을 선택했다. 앞으로 미국 애리조나와 일본 구마모토 2공장과 더불어, 대만 내 핵심 기술 중심지를 확고히 하는 구조로 TSMC의 전략 중심이 이동하고 있음을 보여주며, 생산 안정성과 혁신 역학을 자국 거점에서 동시에 확보하려는 의도다. 하지만 국제 반도체 패권 경쟁이 격화함에 따라, TSMC 역시 기술과 지리 면에서 끊임없이 적응해야 하는 상황이다.


박정한 글로벌이코노믹 기자 park@g-enews.com