이미지 확대보기삼성전자와 TSMC가 최신 파운드리(반도체 수탁생산) 공정인 2나노(nm, 10억분의 1m) 공정에서 주도권을 잡기 위한 경쟁을 본격화하고 있다. 삼성전자는 파운드리 사업부 중요 과제로 ‘2나노 공정의 빠른 램프업(생산능력 증가)’을 꼽았고, TSMC는 자사의 2나노 공정의 우수성 알리기에 나섰다.
18일 업계에 따르면 TSMC는 최근 개최된 반도체 분야의 학술회의인 국제전자기기회의(IEDM)에서 자사 2나노 공정에 대한 자세한 정보를 공개했다. TSMC는 전 공정인 3나노 대비 1.15배 더 트랜지스터 밀도를 높임으로써 성능을 15% 더 높였고 전력 소비는 30% 감소시켰다고 설명했다.
단연 눈에 띄는 점은 TSMC가 자사 공정에 처음 적용하기 시작한 게이트올어라운드(GAA) 방식이다. TSMC는 3나노 공정까지 핀펫 방식을 고수해왔지만 2나노 공정부터 GAA 방식이 필수적임에 따라 이를 적용한 것으로 풀이된다.
삼성전자는 2022년부터 업계 최초로 3나노 공정에 GAA 방식을 적용했다. TSMC보다 먼저 선진 공법을 적용함으로써 제품 경쟁력으로 작용할 것으로 예상됐지만 고객사 확보에 난항을 겪으면서 3분기 파운드리·시스템LSI 사업부는 1조원대의 손실을 기록했을 것으로 추정된다.
새롭게 파운드리 사업부를 맡은 한진만 파운드리사업부장(부사장)은 2나노 공정 생산을 앞당겨 이 같은 상황을 타개한다는 전략이다. 그는 임직원들에게 보낸 첫 메시지에서 2나노 램프업을 위해 "공정 수율을 획기적으로 개선해야 할 뿐만 아니라 ‘소비전력·성능·면적(PPA)’ 향상을 위해 모든 노브(최적화 조건)를 샅샅이 찾아내야 한다"고 강조했다.
삼성전자는 올해 4분기부터 화성사업장에 2나노 생산라인 구축을 위한 장비를 반입하기 시작해 기존 3나노 라인을 2나노 공정으로 전환한다는 계획이다. 내년 1분기부터 본격적인 2나노 테스트를 진행할 예정인 것으로 알려졌다.
업계 관계자는 “새롭게 파운드리 사업부장으로 영업전문가인 한 부사장이 임명된 만큼 고객사 확보 측면에서 유리할 수 있다”면서 “고객사들의 관심이 3나노에서 2나노로 옮겨가는 추세”라고 말했다.
한편 후발 주자인 일본의 라피더스도 새로운 경쟁자로 떠오르고 있다. 최근 젠슨 황 엔비디아 최고경영자(CEO)와 반도체의 전설 짐 켈러가 라피더스와 칩 생산에 협력하겠다는 입장을 밝혔다. 이외에도 라피더스는 최근 세계 1·2위 반도체 설계자산(IP)·설계자동화(EDA) 기업인 시높시스와 케이던스로부터 대규모 EDA 솔루션과 IP를 공급받기로 결정하면서 2나노 공정과 후면전력공급장치 개발을 위한 계획을 진행 중이다.
장용석 글로벌이코노믹 기자 jangys@g-enews.com
