메뉴 글로벌이코노믹 로고 검색
검색버튼

7나노 핀펫 포기했던 글로벌파운드리스, 8년 만에 차세대 노드로 돌아온 사연

- 1세대 공정 대비 소자 집적도 2배 확대… 초고주파 통신과 비휘발성 메모리 단일 칩 통합
- 2027년 초 고객 평가 거쳐 2028년 독일 드레스덴 공장서 양산… 유럽 공급망 거점화
- 삼성전자 특화 공정 파운드리와 수주 경합… 전자설계자동화 도구 생태계 구축이 성패 가를 관건
미국 글로벌파운드리스가 2026년 10월 완전공핍형 실리콘 온 인슐레이터 기반의 7나노미터급 공정인 '에프디엑스 퓨전'을 공개하고 2028년 독일 드레스덴 공장 양산 계획을 발표했다. 사진=글로벌파운드리이미지 확대보기
미국 글로벌파운드리스가 2026년 10월 완전공핍형 실리콘 온 인슐레이터 기반의 7나노미터급 공정인 '에프디엑스 퓨전'을 공개하고 2028년 독일 드레스덴 공장 양산 계획을 발표했다. 사진=글로벌파운드리
미국 글로벌파운드리스가 2026년 10월 완전공핍형 실리콘 온 인슐레이터 기반의 7나노미터급 공정인 '에프디엑스 퓨전'을 공개하고 2028년 독일 드레스덴 공장 양산 계획을 발표했다.
미국 기술 전문지 톰스하드웨어는 10월 12일(현지시각) 해당 기술이 1세대 공정 대비 트랜지스터 밀도를 2배 이상 높이고 통신과 메모리를 단일 칩에 집적해 다중 칩 패키징 부담을 줄인다고 보도했다. 2018년 선단 핀펫 투자를 접었던 성숙 공정 파운드리가 독자 미세화에 나서면서 한국 차량용 반도체 생태계와 파운드리 수주 전선에도 파장이 번질 전망이다.

막대한 투자 부담 털어내고 평면 트랜지스터로 승부수


글로벌파운드리스는 2018년 막대한 설비투자 부담을 이유로 선단 7나노미터 핀펫 개발을 공식 중단했다. 이번 발표는 8년 만에 차세대 노드 시장 복귀를 알리는 공식 행보다.

새 공정은 평면 트랜지스터 구조를 유지하면서 고주파 무선통신 회로와 비휘발성 메모리를 한 칩에 결합한다. 트랜지스터 차단 주파수와 최고 발진 주파수는 최대 0.5테라헤르츠를 지원한다. 개별 칩을 여러 개 이어 붙이면서 발생하는 패키징 비용과 데이터 지연시간을 줄이는 것이 핵심 목표다. 트랜지스터 치수와 게이트 피치 등 구체적인 물리 수치는 공개되지 않았다.

2028년 드레스덴 양산 목표와 글로벌 완성차 동맹


글로벌파운드리스는 2027년 초 고객 평가용 시제품을 전달하고 같은 해 중반 초기 공정 설계 키트를 배포할 계획이다. 대량 양산 시점은 2028년으로 잡았다. 생산 거점은 독일 작센주 드레스덴 생산 시설이다.

프랑스 국립정보기술연구기관 시이에이-레티의 세바스티앙 도베 최고경영자는 "수십 년간 발전시켜 온 기술을 바탕으로 글로벌파운드리스가 차세대 단일 자릿수 노드를 발표한 것을 기쁘게 생각한다"고 밝혔다.

인피니온은 차세대 차량용 레이더와 무선통신 기술 협력을 공식 확인했다. 베엠베, 보쉬, 엔엑스피, 지멘스, 테슬라는 신규 공정에 대한 공식적인 관심 입장을 전달했다. 칩 설계 지원을 위해 밉스와 아크, 개방형 명령어 집합 기반 프로세서 설계 자산도 함께 제공할 방침이다.

한국 파운드리 가치사슬 전이와 거시적 과제


시장조사업체 트렌드포스의 파운드리 분석 틀에 따르면 글로벌파운드리스의 이번 행보는 성숙 공정과 특화 공정 영역에서 삼성전자 파운드리 사업부와 직접적인 수주 경합을 부를 수 있다. 삼성전자는 28나노미터와 14나노미터 사이에 18나노미터 완전공핍형 공정을 배치해 차량과 사물인터넷 물량을 소화해 왔다. 글로벌파운드리스가 7나노미터급 통합 공정 양산에 안착하면 차량용 마이크로컨트롤러와 통신 칩 수주 단가에 하방 압력이 커질 수 있다.

한국 팹리스 업계에는 특화 공정 다변화의 계기가 마련된다. 온디바이스 인공지능과 자율주행 센서를 개발하는 반도체 설계사들은 복합 신호 통합 공정을 활용해 칩 패키징 단계의 제조 단가를 낮추는 방안을 검토할 수 있다.

다만 상업화 성패는 설계 생태계에 달렸다. 케이던스나 시놉시스 같은 주요 전자설계자동화 도구 기업과의 구체적 제휴 여부가 발표문에 명시되지 않아 설계 생태계 구축이 늦어질 수 있다. 기존 7나노미터 핀펫 공정의 단가 인하 경쟁이 거세질 경우 수율 검증이 필요한 신규 공정의 채택 유인이 반감될 위험도 상존한다.

향후 2027년 초 배포될 시제품의 웨이퍼 결함 밀도와 공정 설계 키트의 완성도가 시장 안착의 핵심 잣대로 꼽힌다. 복합 기능 집적도와 원가 절감 효과가 생산 라인에서 실증되는 시점에 글로벌 전장 반도체 공급망의 재편 속도가 최종 판가름 날 전망이다.


김주원 글로벌이코노믹 기자 park@g-enews.com
맨위로 스크롤