삼성, 1나노 공정에 'High-NA EUV' 장비 검토…TSMC는 유예

삼성전자가 2030년 전후 양산하는 1나노미터(nm) 파운드리 공정에 차세대 극자외선(High-NA EUV) 장비를 전격 도입하며 반도체 미세화 승부수를 던진다.
삼성전자는 11일 '차세대 리소그래피+패터닝 학술대회(NGL 2026)'에서 기술 보완과 비용 부담으로 2나노와 1.4나노 적용을 미루는 대신 A10(1나노급) 이하 공정부터 해당 장비를 본격 활용한다는 로드맵을 발표했고, 이는 TSMC와의 기술 격차를 줄이고 한국 시스템반도체 가치사슬의 추격 발판을 마련하려는 전략으로 풀이된다.


삼성전자 박창민 마스터는 당초 2나노와 1.4나노 공정에 High-NA EUV 장비를 도입하려 했다고 밝혔다. 기술 보완점과 비용 문제를 고려해 적용 시점을 A10(1나노급) 이하 공정으로 조정했다. 삼성전자는 2나노 공정을 상용화한 데 이어 2029년 1.4나노(SF1.4) 양산에 들어간다. 2030년에는 개선 공정인 SF1.4+와 1나노 공정 양산을 시작한다.
High-NA EUV는 렌즈 구경을 기존 0.33에서 0.55로 키워 회로 해상도를 높인다. 기존 EUV 다중 패터닝 공정을 단일 패터닝으로 바꾸면 생산 효율이 올라가고 설계 유연성이 좋아진다. 삼성전자는 장비 가격이 높은 점을 감안해 기존 다중 패터닝과 High-NA 단일 패터닝을 함께 쓰는 방식을 검토한다. 식각 한계를 극복하고자 원자층 식각(ALE) 기술 적용도 늘린다.


삼성전자는 지난해 경기도 화성 캠퍼스에 High-NA EUV 장비 1대를 설치했다. 2026년 상반기에는 두 번째 장비를 추가했다. 투자 규모는 1조 원(약 7억 736만 달러)을 넘어선 것으로 추산된다.

글로벌 시장조사업체 트렌드포스 역시 삼성전자의 이번 1나노 로드맵과 장비 투자 동향을 이날 보도하며 파운드리 시장 경쟁 구도의 주요 변수로 조명했다. 경쟁사 인텔은 1.8나노급 18A 공정으로 생산하는 '팬서 레이크' 프로세서에 High-NA EUV를 적용했다. 반면 TSMC는 연구개발용 장비를 사서 기술을 개발하고 있으나 양산 적용은 늦춘다. TSMC는 2029년 양산 목표인 A13과 A12 공정에 이 장비를 쓰지 않을 것으로 예상된다.

메모리 반도체 분야에서는 SK하이닉스가 High-NA EUV 도입을 서두른다. SK하이닉스는 2025년 하반기 양산 수준의 장비를 도입해 2026년부터 본격 연구에 들어갔다.

SK하이닉스는 차세대 D램 공정에 기존 EUV 다중 패터닝과 High-NA 단일 패터닝을 동시에 평가한다. 빛의 위상 차이로 회로 대비를 선명하게 만드는 위상 천이 마스크(PSM) 기술을 High-NA EUV에 맞춰 최적화하는 연구도 진행한다.


삼성전자의 High-NA EUV 조기 카드는 차세대 초미세공정에서 TSMC와의 기술 격차를 줄이려는 전략으로 해석된다. 다만 장비 한 대당 가격이 수천억 원에 달하는 데다 마스크와 펠리클 같은 주변 생태계가 함께 성숙해야 수율을 확보할 수 있다. 파운드리 사업의 수익성을 개선해야 하는 삼성전자가 비용 부담을 줄이면서 양산 안정성을 언제 확보하느냐가 향후 주가와 시장 점유율의 분수령이 될 전망이다.

김주원 글로벌이코노믹 기자 park@g-enews.com