TSMC, AI 활용 칩 설계로 에너지 효율 10배 향상 목표

세계 최대 반도체 수탁제조업체 대만반도체제조회사(TSMC)가 25일 실리콘밸리에서 열린 콘퍼런스에서 인공지능(AI) 컴퓨팅 칩의 에너지 효율을 약 10배 높이기 위한 새로운 전략을 발표했다. 이번 발표의 핵심은 AI 기반 소프트웨어를 사용해 칩을 설계하는 것이라고 25일(현지 시각) 사우스차이나모닝포스트(SCMP)가 보도했다.
현재 엔비디아의 AI 서버는 까다로운 작업 중 최대 1200와트를 소비할 수 있으며, 이는 지속 운영 시 미국 가정 1000가구가 사용하는 전력과 동일한 수준이다. AI 컴퓨팅 수요 급증으로 전력 소비 문제가 심각해지면서 에너지 효율성 개선이 시급한 과제로 떠올랐다.

TSMC가 목표로 하는 획기적 개선은 서로 다른 기술을 사용하는 여러 개의 '칩렛'을 함께 패키징해 하나의 컴퓨팅 패키지를 만드는 차세대 칩 설계에서 나온다. 칩렛은 전체 컴퓨팅 칩의 더 작은 조각들을 의미한다.

이러한 기술을 활용하기 위해 칩 설계 회사들은 TSMC와 긴밀히 협력해 개발한 케이던스 디자인 시스템스와 시놉시스 같은 제공업체의 AI 기반 소프트웨어에 점점 더 의존하고 있다. 이들 업체는 25일 TSMC와 공동 개발한 신제품을 출시했다.
칩 설계의 일부 복잡한 작업에서 TSMC 소프트웨어 파트너의 AI 도구는 TSMC 자체 엔지니어보다 더 나은 솔루션을 찾아냈으며, 훨씬 빠른 속도로 작업을 완료했다. TSMC의 3DIC 방법론 그룹 부국장인 짐 창은 연구 결과를 설명하는 프레젠테이션에서 "이는 TSMC 기술의 기능을 극대화하는 데 도움이 되며 매우 유용하다"고 말했다.

창 부국장은 "이 작업은 5분 동안 진행되지만 우리 디자이너는 이틀 동안 일해야 한다"며 AI 도구의 효율성을 강조했다. 이는 AI가 단순히 칩을 더 빠르게 만드는 것이 아니라 칩을 설계하는 과정 자체를 혁신하고 있음을 보여준다.

그러나 현재 칩 제조 방식은 물리적 한계에 부닥치고 있다. 전기 연결을 사용해 칩 안팎에서 데이터를 이동하는 기능 같은 제약들이 존재한다. 광 연결을 통해 칩 간 정보를 이동하는 것 같은 신기술들이 대안으로 제시되고 있지만, 대규모 데이터센터에서 사용할 수 있을 만큼 신뢰할 수 있어야 한다는 과제가 남아있다.

기조연설을 한 메타 플랫폼스 인프라 그룹의 엔지니어 카우시크 베라라가반은 "사실 이것은 공학적 문제가 아니다. 근본적인 물리적 문제"라고 지적했다. 이는 기술 발전이 물리 법칙의 제약을 받는다는 현실을 반영한다.
TSMC의 이번 발표는 반도체 업계가 무어의 법칙 한계에 직면한 상황에서 새로운 돌파구를 찾기 위한 노력의 일환이다. 단순히 트랜지스터를 더 작게 만드는 것이 아니라 칩 설계와 패키징 방식을 근본적으로 혁신해 성능과 효율성을 동시에 개선하려는 접근이다.

AI 기반 설계 도구의 도입은 반도체 개발 주기를 대폭 단축할 것으로 전망된다. 그전에 수개월이 걸리던 설계 최적화 작업을 며칠 만에 완료할 수 있게 되면, 더 빠른 제품 출시와 비용 절감이 가능해진다.

이번 기술 발전은 특히 AI와 데이터센터 시장에서 중요한 의미를 갖는다. 전력 소비 절감은 운영비용 감소뿐 아니라 환경적 지속가능성 측면에서도 핵심적이다. 글로벌 데이터센터의 전력 소비가 급증하는 상황에서 에너지 효율성 개선은 업계 전체의 생존 과제가 되고 있다.


신민철 글로벌이코노믹 기자 shincm@g-enews.com