향후 5년간 AI 첨단 패키징만 2조 달러 전망…인텔, TSMC에 도전장

향후 5년간 인공지능(AI) 서버용 그래픽처리장치(GPU)와 주문형반도체(ASIC) 1억3000만개 이상이 첨단 패키징 방식의 온칩 메모리를 탑재해 출하될 것이라는 전망이 나왔다. 이 컴퓨팅 수요만으로도 약 2조달러(약 2775조원) 규모의 매출이 창출될 것이라는 분석이다.
20일 카운터포인트가 발표한 리서치 노트에 따르면 AI 하드웨어 경쟁의 핵심 병목이 로직 스케일링에서 첨단 패키징으로 옮겨가고 있다. 업계가 돌파해야 할 물리적 한계로는 메모리 벽(Memory Wall), 성능 벽(Performance Wall), 구리 벽(Copper Wall) 세 가지를 꼽았다.

메모리 벽은 로직 다이가 아닌 메모리 서브시스템의 와트당 대역폭·용량이 가속기 성능을 제한하는 문제로, 하이브리드 본딩과 ZAM·XBM 등 post-HBM 인터페이스가 해법으로 제시됐다. 성능 벽은 레티클 한계로 다이를 키워 컴퓨팅을 늘릴 수 없는 문제로, 3.5D 스태킹과 칩렛, EMIB, 풀레티클 인터포저가 대안으로 거론됐다. 구리 벽은 데이터 전송률이 오를수록 구리 배선의 전력·거리 한계에 부딪히는 문제로, 공동패키지광학(CPO)과 유리 기판, 패널레벨 기판이 돌파구로 꼽혔다.

세 가지 한계 중 가장 시급한 과제는 메모리 벽으로 지목됐다. 고대역폭메모리(HBM)가 AI 가속기의 기본 메모리로 자리 잡았지만, 대형 실리콘 인터포저가 필요한 TSMC의 CoWoS 조합에 의존하는 탓에 비용 상승과 결함 리스크, 생산능력 제약이라는 부담을 지고 있다는 게 카운터포인트의 진단이다.
이런 흐름 속에서 인텔은 메모리 인터페이스 문제에 3단계 로드맵으로 대응하고 있다. EMIB는 이미 상용화된 패키징 플랫폼이고, ZAM은 2028~2030년경 상용화를 목표로 하는 HBM4급 중기 대안, XBM은 2030년 이후를 겨냥한 후공정(BEOL) 박막트랜지스터 기반의 장기 재설계 기술이다. 다만 TSMC가 여전히 대량생산 경험과 성숙도, JEDEC 표준 생태계 종속 면에서 앞서 있어, 인텔이 CoWoS 아성을 실제로 흔들 수 있을지는 구글·미디어텍 같은 생태계 참여자 확보와 열관리·통합 관련 기술적 과제 해결 여부에 달려 있다고 카운터포인트는 분석했다.

이번 로드맵에서 눈에 띄는 대목은 ZAM의 개발 파트너다. 인텔의 ZAM은 삼성전자나 SK하이닉스가 아니라 소프트뱅크 자회사 SAIMEMORY와 공동 개발되고 있다. SAIMEMORY는 지난 2024년 12월 설립된 소프트뱅크 자회사로, 인텔이 기술을, 소프트뱅크가 재무를, 도쿄대 교수가 과학 총괄을 맡는 구조다. 2027 회계연도(2028년 3월까지) 시제품을 내놓고 2029 회계연도 상용화를 목표로 하며, 일본 정부기관 NEDO의 보조금도 지원받고 있다.

카운터포인트리서치에 따르면 현재 글로벌 HBM 시장은 SK하이닉스와 삼성전자가 합산 약 80%를 차지하고 있다. 2026년 1분기 기준 SK하이닉스가 58%, 삼성전자가 21%, 마이크론이 21%다. ZAM의 상용화 목표 시점인 2029년까지는 아직 수년이 남아 있어 이 구도에 당장 영향을 주는 단계는 아니지만, 일본이 국가 차원에서 비(非)한국계 HBM 대안 기술 개발을 지원하고 있다는 점은 장기적으로 지켜볼 변수라고 카운터포인트는 짚었다.


유덕규 글로벌이코노믹 기자 udeok@g-enews.com