메뉴 글로벌이코노믹 로고 검색
검색버튼

전력 100배 줄인 '평생 학습' AI 칩… 텍사스대, 초저전력 '제네시스' 공개

데이터센터 없이 스스로 연속 학습… 메타가소성 적용한 초저전력 뉴로모픽 칩 시제품
65nm 공정 한계·SW 생태계·실사용 검증 등 넘어야 할 산도 적지 않아
 텍사스 대학교 샌안토니오 캠퍼스 매트릭스 AI 컨소시엄 연구진이 기존 인공지능 하드웨어 대비 전력 소모를 최대 100배 절감하는 뉴로모픽 가속기 칩 제네시스 시제품을 개발했다. 이미지=제미나이3이미지 확대보기
텍사스 대학교 샌안토니오 캠퍼스 매트릭스 AI 컨소시엄 연구진이 기존 인공지능 하드웨어 대비 전력 소모를 최대 100배 절감하는 뉴로모픽 가속기 칩 제네시스 시제품을 개발했다. 이미지=제미나이3

UTSA 뉴스는 지난 721(현지시각) 텍사스 대학교 샌안토니오 캠퍼스 매트릭스 AI 컨소시엄 연구진이 기존 인공지능 하드웨어 대비 전력 소모를 최대 100배 절감하는 뉴로모픽 가속기 칩 제네시스 시제품을 개발했다고 보도했다.

데이터센터 병목 깨는 뇌 모사 반도체


인공지능 모델이 대형화될수록 전력 소모와 데이터 병목 현상은 심화한다.

기존 인공신경망은 새로운 데이터를 학습하면 기존 가중치를 덮어써 과거 지식을 잃는 파괴적 망각 현상을 일으킨다. 개와 고양이를 잘 구분하던 모델이 자동차 사진 위주로 재학습하면 이전 동물 구분 능력을 잃어버리는 방식이 대표 예시다.

이에 기존 AI 시스템은 파괴적 망각을 막고자 거대 데이터센터의 클라우드 연산에 완전히 의존해야 했다.

이런 문제를 UTSA 신경모방 인공지능 연구소 디리샤 쿠디티푸디 박사 연구팀은 인간 뇌의 생체 구조에서 해법을 찾았다. UTSA 연구진은 생체 신경망처럼 펄스 단위로 정보를 전달하는 스파이킹 신경망 아키텍처를 적용했다.

UTSA 연구진은 전기 신호 펄스가 들어올 때만 계산하고 작업이 없을 때는 전력을 거의 쓰지 않는 휴식 메커니즘을 도입했다.

메타가소성으로 구현한 평생 학습

제네시스 칩의 핵심 원리는 뇌가 변화 속도를 자율 조절하는 메타가소성이다.

인간의 뇌는 자주 사용하는 시냅스 연결을 강하게 유지하고 나머지 연결을 유연하게 열어둔다. 자주 쓰는 회로는 더 단단히 만들고 드물게 쓰는 회로는 유연하게 만드는 자기 조절 학습 규칙이 파괴적 망각을 방지한다.

제네시스 칩은 실리콘 반도체 상에서 각 처리 요소의 사용 이력과 작동 빈도를 스스로 추적한다. 중요도 높은 데이터 연결을 보호하고 새로운 정보를 유연한 연산 부위로 전달해 이전 지식을 삭제하지 않고 축적한다.

UTSA 연구진은 메모리와 프로세서 사이의 불필요한 데이터 이동을 없앤 단축 경로를 설계에 포함했다.
UTSA 연구진은 이날 보도에서 제네시스 칩의 전력 소모량이 기존 하드웨어보다 30배에서 최대 100배 적을 것으로 추정했다. 다만 해당 전력 절감 수치가 연구팀 자체 추정치이며, 아직 범용 상용 벤치마크 테스트 비교 결과는 공개되지 않았다고 밝혔다.

밀리와트 전력 구동… 데이터센터 대체 아닌 역할 분담


제네시스 칩은 밀리와트 수준의 극소 전력으로 구동한다. 네트워크 연결이 불가능한 오지나 클라우드 접근이 제한된 환경에서도 기기 단독으로 학습과 판단을 수행한다.

중앙 데이터센터의 대형 GPU 가속기를 직접 대체하기보다 초저전력 엣지 영역을 담당하는 보완재 역할을 맡는다. 고성능 메모리와 GPU가 대규모 추론을 맡고 제네시스 칩은 드론과 웨어러블 헬스 디바이스에서 소규모 이상 탐지 학습을 맡는 이층 구조 형태다.

UTSA 연구진은 신경망 아키텍처인 메타플라스틱넷을 통합 개발했다. ‘제네시스(Genesis)’ 반도체 칩이 우리의 뇌세포를 본뜬 '몸통(하드웨어)'이라면, 메타플라스틱넷은 그 칩 안에서 지식을 지혜롭게 분류하고 저장하도록 명령하는 '두뇌(소프트웨어 알고리즘)'라고 보면 된다.

UTSA 연구진은 SUNY 올버니와의 협력 아래 IBM65나노미터 공정을 활용해 제네시스 칩 시제품을 제작했다.

단기·중장기 전망 및 리스크 체크


UTSA 연구진은 단기적으로 미국 국방 감시용 드론과 웨어러블 의료기기 등 특수 시장 위주로 파일럿 프로젝트를 추진할 수 있다고 본다. 65나노미터 공정 기반 소규모 칩 특성상 대형 언어모델이 아닌 소규모 인지 연산에 집중된다고 설명했다.

반도체 업계 분석가들은 중장기적으로 제네시스 칩이 차세대 스마트워치나 증강현실(AR) 글래스 등에서 기기 자체 학습을 수행하는 분산 시스템 진화에 기여할 것으로 본다.

반면 상용화를 가로막는 걸림돌도 선명하다. 우선 최신 반도체 공정(3~5나노미터)에 비해 65나노미터 시제품의 크기와 회로 밀도가 떨어진다는 점이 첫째 한계다.

둘째는 기존 인공지능 개발 도구(파이토치·텐서플로)와의 호환성 부족이다. 기존 프로그래밍 방식으로 만들어진 인공지능 프로그램을 제네시스 칩용으로 바꿔주는 연결 프로그램이 부족해 개발자들의 접근성이 떨어진다.

셋째는 실생활 환경에서의 작동 검증 부족이다. 연구실을 벗어나 온도 변화나 물리적 충격이 있는 환경에서도 학습 정확도를 유지할 수 있는지 입증해야 한다.

넷째는 뇌 모사 반도체 기술의 통일된 규격과 표준이 없다는 점이다. 마지막으로는 대량 생산을 맡아줄 전문 위탁생산(파운드리) 공장 확보와 수익 모델 마련이 과제로 남았다.


김주원 글로벌이코노믹 기자 park@g-enews.com
맨위로 스크롤