1nm 벽 깨는 '기체 혁명'…IBM·램리서치, 반도체 판도 바꾼다

전 세계 반도체 거인들이 수조 원대 장비를 들여놓고도 정작 '액체' 때문에 골머리를 앓고 있다. 나노미터(nm) 단위의 초미세 회로를 그리는 노광 공정에서 기존의 액체형 감광제(레지스트)가 마치 얇은 붓으로 세밀화를 그리다 물감이 번지는 것과 같은 물리적 한계에 봉착했기 때문이다. 이 거대한 장벽을 넘기 위해 미국 IBM과 세계적 식각 장비 기업 램리서치(Lam Research)가 손을 맞잡았다.
11일(현지 시각) IT 전문매체 톰스하드웨어와 블룸버그 등에 따르면, 두 회사는 고개구율 극자외선(하이 NA EUV) 노광 기술과 램리서치의 '에테르(Aether)' 드라이 레지스트 기술을 결합해 1nm 이하 로직 칩을 양산하기 위한 5년 기간의 공동개발 계약을 체결했다. 이번 협력은 뉴욕 올버니 나노테크 단지 내 IBM연구소에서 진행하며, 차세대 반도체의 핵심인 나노시트와 나노스택 그리고 후면전력공급(BSPDN) 공정 전반을 검증하는 것이 목표다.




반도체 미세화가 1nm 수준으로 진입하면서 기존 화학증폭형 레지스트(CAR)는 표면장력으로 인해 패턴이 무너지는 난제를 만났다. 램리서치 '에테르' 기술은 이 패러다임을 완전히 바꾼다.
이 기술 혁신의 특징은 첫째, 물리적 한계의 돌파다. 액체를 뿌려 회전시키는 스핀 코팅 대신에 기체 상태의 전구체를 웨이퍼에 직접 입히는 증착 방식을 사용해 패턴 붕괴를 원천 차단한다.

둘째, 광흡수율 5배 증폭이다. 에테르에 함유된 금속 유기화합물은 기존 탄소 기반 소재보다 EUV 광자를 3~5배 더 많이 흡수한다. 이는 적은 에너지로도 정밀한 회로를 그릴 수 있음을 뜻한다.

셋째, 공정 단순화와 수율 제고다. 단 한 번의 노광으로 미세 패턴을 구현하는 '싱글 패터닝'이 가능해져 복잡하고 비싼 멀티 패터닝 공정 횟수를 획기적으로 줄일 수 있다. 이런 혁신은 현장의 기술적 부족함을 메우는 데 큰 도움이 된다.

IBM과 램리서치는 단순히 소재를 바꾸는 것을 넘어 트랜지스터의 구조 자체를 새로 설계하고 있다. 2nm 공정의 주역인 나노시트를 수직으로 더 촘촘히 쌓는 '나노스택' 구조는 동일 면적에서 구동 전류를 극대화한다.

특히 이번 연구의 정점은 '후면전력공급(BSPDN)' 기술이다. 데이터 신호선과 전력 공급선을 웨이퍼 앞뒷면으로 분리하는 이 기술은 신호 간섭을 없애고 전력 효율을 극대화하는 1nm 이하 공정의 필수 요건이다. 업계 관계자들 사이에서는 "하이 NA EUV의 고정밀 패턴을 실제 소자에 손상 없이 옮기려면 드라이 레지스트와 BSPDN 기술의 조화가 필수적"이라는 평가가 지배적이다.


이번 동맹은 삼성전자와 SK하이닉스 등 국내 반도체 기업들에 기회와 위협을 동시에 안긴다. SK하이닉스는 2025년 9월 ASML의 최신 장비 'EXE: 5200B'를 들여오며 선제 대응에 나섰고, 삼성전자 역시 1nm 이하 로직 공정 로드맵을 확정했다.

하지만 국내 소재·부품·장비(소부장) 업계의 상황은 녹록지 않다. 시장 참여자들 사이에서는 "국내 소재 생태계가 여전히 액체 레지스트 중심에 머물러 있어 기체 기반의 드라이 공정 전환기에 기술 소외 현상이 나타날 수 있다"는 우려 섞인 해석이 우세하다. 반도체 장비 업계의 한 전문가는 "글로벌 표준이 드라이 레지스트로 급격히 기우는 만큼, 국내 기업들도 기체 증착 소재와 플라스마 현상 장비에 대한 원천기술 확보에 전력을 다해야 할 처지"라고 강조했다.
1nm 시대의 승패는 누가 더 정교하게 '기체'를 다루느냐에 달렸다. IBM과 램리서치가 구축한 뉴욕의 시험장이 성공적으로 가동될수록 기존 액체 공정에 안주했던 공급망은 거센 하방 압력을 받을 것으로 보인다. 앞으로 5년, 반도체 제조의 상식은 액체에서 기체로 그리고 앞면에서 뒷면으로 완전히 뒤바뀔 전망이다.


김주원 글로벌이코노믹 기자 park@g-enews.com