AI 반도체 ‘메모리 벽’ 허물었다...美 연구진, 성능 10배 높인 3D 칩 개발

미국 엔지니어들이 인공지능(AI) 속도를 획기적으로 향상시키는 3D 칩을 개발했다.
13일(현지시각) 과학 기술 전문매체 인터레스팅 엔지니어링에 따르면 미 스탠퍼드 대학교, 카네기멜론 대학교, 펜실베이니아 대학교, 메사추세츠 공과대학교(MIT) 공동 연구팀은 파운드리 업체 스카이워터 테크놀로지(SkyWater Technology-SKYT)와 협력해 독창적인 구조의 다층 컴퓨터 칩 프로토타입을 제작했다.


이 칩은 고층 건물의 층처럼 연산 장치와 메모리 부품을 수직으로 쌓아 올린 것이 특징이다.

기존 2D 칩이 평면 위에서 데이터를 길고 혼잡한 경로로 이동시켰다면, 새로운 3D 칩은 '수직 배선'을 고속 엘리베이터처럼 활용한다. 이를 통해 연산 요소가 데이터를 기다리느라 속도가 저하되는 이른바 '메모리 벽(Memory Wall)' 현상을 근본적으로 차단했다.

이번 성과가 특히 주목받는 이유는 실험실 수준의 제작을 넘어 실제 상용 파운드리인 스카이워터에서 제조되었다는 점이다. 하드웨어 테스트 결과, 프로토타입은 유사한 2D 칩보다 4배 뛰어난 성능을 보였다. 시뮬레이션에서는 메타(Meta)의 오픈 소스 AI 모델인 ‘라마(LLaMA)’ 기반 작업에서 최대 12배의 성능 향상을 기록했다.

인터레스팅 엔지니어링에 따르면 연구 책임자인 수바시시 미트라 스탠퍼드대 교수는 "이번 성과는 칩 생산과 혁신의 새로운 시대를 여는 계기"라며 "미래 AI 시스템이 요구할 1,000배의 하드웨어 성능 향상을 달성할 수 있는 확실한 방법"이라고 강조했다.


에너지 효율 측면에서도 비약적인 발전이 있었다. 연구팀은 속도와 에너지 소비의 균형 지표인 '에너지-지연 곱(EDP)'이 기존 대비 100배에서 최대 1,000배까지 향상될 수 있다고 밝혔다. 데이터 이동 거리를 획기적으로 단축함으로써 전력 소모는 줄이고 처리량은 극대화한 결과다.
공동 저자인 로버트 M. 래드웨이 펜실베이니아대 교수는 이 설계를 "컴퓨팅계의 맨해튼"에 비유하며, "메모리와 논리 회로를 초고밀도로 통합해 좁은 공간에 더 많은 기능을 수용함으로써 소형화와 메모리 한계라는 치명적인 조합을 극복했다"고 평가했다.

이번 연구 결과는 제71회 IEEE 국제 전자 소자 학회(IEDM)에서 발표되었으며, 향후 미국 내 반도체 제조 혁신과 글로벌 AI 인프라 구축의 핵심 기술이 될 것으로 전망된다.


이태준 글로벌이코노믹 기자 tjlee@g-enews.com