20년 매달린 설계 접은 마이크론… D램 패권 3D로 건너뛴다

마이크론 테크놀로지가 20여 년간 연구해 온 차세대 4F² 아키텍처 상용화 계획을 내려놓고 기존 6F² 공정 수명 연장과 3D D램 직행이라는 승부수를 던졌다.
기술 전문매체 톰스하드웨어는 10월 22일(현지시각) 마이크론이 공정 복잡성과 원가 상승을 이유로 해당 기술 도입을 중단했다고 보도했다.

삼성전자와 SK하이닉스가 4F²를 3D D램 진입 전 가교로 검토하는 상황에서 글로벌 메모리 3사의 미세화 해법이 분기점을 맞았다.

스콧 디보어 마이크론 사장 겸 최고기술·제품책임자는 회사 기술 행사에서 4F² 기술의 경제성과 물리 한계를 직접 짚었다.

디보어 사장은 "D램 비트 밀도를 결정하는 핵심 요소는 캐패시터 간격과 크기, 치수이지 트랜지스터 명목 면적이 아니다"라고 못 박았다. 하부 트랜지스터를 아무리 줄여도 결국 상부 캐패시터 배치 간격에 맞춰야 하므로 전체 셀 크기 축소에는 명확한 한계가 있다는 설명이다.

4F² 구조는 최소 선폭 기준 셀 면적을 계산할 때 기존 6F² 대비 이론상 면적을 33% 줄일 수 있다. 동일 규격 웨이퍼에서 생산 가능한 메모리 셀 수를 50%까지 늘릴 수 있어 오랫동안 업계의 차세대 돌파구로 꼽혔다.

마이크론 역시 기술 개발을 주도하며 실험 소자 제작까지 마쳤으나, 미세화가 깊어질수록 추가 제조 단계와 비용 부담이 실익을 넘어선다고 판단했다. 디보어 사장은 4F²가 실제 밀도 개선을 가져다준다는 기대를 일종의 허상에 불과하다고 일축했다.

마이크론은 4F² 전환을 건너뛰는 대신 6F² 아키텍처의 물리 한계를 넓히는 전략을 편다. 오는 2027년 하반기 양산 예정인 1델타 공정을 통해 이전 세대 대비 비트 밀도를 20%대 중반 수준까지 끌어올릴 계획이다. 나아가 초미세 회로를 새기기 위해 차세대 고개구율 극자외선 노광 장비 도입 계획도 로드맵에 담았다.

궁극의 대안으로는 메모리 셀을 수직으로 쌓아 올리는 3D D램을 낙점하고 여러 세대의 생산 노드를 개발하고 있다. 디보어 사장은 밀도와 제조 복잡성, 비용 균형이 맞아떨어지는 시점에 3D D램으로 전환할 방침이라고 밝혔다. 구체적인 상용화 시점은 공개하지 않았다.


반도체 분석기관 테크인사이츠에 따르면 삼성전자와 SK하이닉스는 10나노미터 이하 선단 노드에서 4F² D램을 3D 구조로 넘어가기 위한 기술적 가교로 로드맵에 올려두고 있다.
중국 창신메모리 역시 연내 서버용 디디알5 등록형 메모리 모듈에 4F² 아키텍처를 도입하겠다는 목표를 제시했다. 마이크론이 6F² 연장 후 3D D램으로 직행하는 반면, 한국 제조사들은 수직 게이트 트랜지스터와 웨이퍼 본딩 기술을 결합해 구조적 안정성을 검증하며 단계적으로 전진하는 경로다.

제조사들의 아키텍처 선택 차이는 반도체 전공정 장비 공급망에도 다각도의 변화를 예고한다. 4F² 공정 구현에는 고종횡비 식각과 첨단 원자층증착 장비가 필수적으로 요구되며, 회로 적층을 위한 하이브리드 본딩 기술 역시 핵심 변수로 작용한다.

3D D램 조기 전환 노선에서도 박막 형성 장비와 함께 웨이퍼 본딩, 화학기계연마 공정의 난도가 가파르게 상승한다.

향후 판세는 6F² 평면 D램의 물리적 미세화 한계 도달 속도에 좌우된다. 마이크론의 1델타 공정 이후 캐패시터 종횡비 붕괴나 누설전류 제어에 난항을 겪는다면 3D D램 양산 전까지 제품 경쟁력 공백이 생길 위험이 있다.

반대로 3D D램 생산에 수반되는 웨이퍼 적층 비용과 수율 안정화 속도가 지연될 경우, 4F² 기반 가교 공정을 거쳐 원가 절감을 달성한 한국 기업들이 시장 주도권을 더욱 공고히 하는 흐름도 가능하다.


김주원 글로벌이코노믹 기자 park@g-enews.com